淺談SIM芯片的ESD測試與設(shè)計(jì)

文章出處：http://m.botanicstilllife.com 作者： 人氣： 發(fā)表時間：2013年02月06日

　　當(dāng)前，我國IC卡應(yīng)用已經(jīng)滲透到國民經(jīng)濟(jì)各行各業(yè)。各個行業(yè)的IC卡應(yīng)用已陸續(xù)啟動，主要涉及電信卡、社?？?、公安部身份證、衛(wèi)生部健康卡、石油行業(yè)加油卡和金融業(yè)銀 行卡等諸多領(lǐng)域。IC卡產(chǎn)業(yè)的發(fā)展壯大為我國的經(jīng)濟(jì)社會發(fā)展做出了巨大的貢獻(xiàn)。

　　IC卡目前的發(fā)展趨勢主要朝著高安全性和高可靠性方面發(fā)展。作為IC卡質(zhì)量可靠性的重要指標(biāo)之一，抗靜電ESD能力是衡量IC卡產(chǎn)品質(zhì)量的重要指標(biāo)。該能力目前已作為各行業(yè)強(qiáng)制性檢測的要求，而且抗靜電的級別有越來越高的趨勢，已經(jīng)突破集成電路人體模式2000V的一般要求，如中國移動已要求智能卡至少要求滿足4000V的檢測要求。而且，ESD之后除了功能正常以外，功耗方面也要符合GSM標(biāo)準(zhǔn)的嚴(yán)格要求。因此，ESD設(shè)計(jì)仍然是各個SIM芯片廠商設(shè)計(jì)關(guān)注的重點(diǎn)，也是一款產(chǎn)品設(shè)計(jì)成敗的關(guān)鍵。

　　上海華虹集成電路有限責(zé)任公司是國內(nèi)最大的智能卡芯片開發(fā)及系統(tǒng)解決方案供應(yīng)商，連續(xù)九年蟬聯(lián)中國IC集成電路行業(yè)的前十強(qiáng)。本文將簡要介紹SIM芯片ESD的測試現(xiàn)狀以及主流的設(shè)計(jì)。

　　ESD測試模型

　　目前SIM產(chǎn)品的測試主要有三種模型：人體放電模式(HBM)、機(jī)械模式(MM)和帶電器件放電模式(CDM)。人體放電模式(HBM)ESD是指因人在地面走動磨擦或其它因素在人體上累積了靜電，當(dāng)人碰觸到IC時，人體上的靜電便會經(jīng)由IC的管腳而進(jìn)入到IC內(nèi)部，再經(jīng)由IC放電到地去。該放電過程會在幾百毫微秒短的時間內(nèi)產(chǎn)生數(shù)安培的瞬間放電電流，該電流會把IC內(nèi)的組件給燒毀。機(jī)器放電模式(MM)ESD是指機(jī)器本身累積了靜電，當(dāng)該機(jī)器碰觸到IC 時，該靜電便會經(jīng)由IC的管腳放電。由于機(jī)器是金屬材質(zhì)，其等效電阻為0Ω，其等效電容為200pF。其放電的過程更短，在幾毫微秒到幾十毫微秒之間會有數(shù)安培的瞬間放電電流產(chǎn)生。帶電器件放電模式(CDM)是指IC因磨擦或其它因素在IC內(nèi)部累積了靜電，但在靜電累積的過程中IC并未受到損傷。此帶有靜電的IC在處理過程中，當(dāng)其管腳碰觸到接地面時，IC內(nèi)部的靜電便會經(jīng)由管腳自IC內(nèi)部流出來，而造成了放電的現(xiàn)象。

　　有些用戶關(guān)注系統(tǒng)級ESD測試，系統(tǒng)級ESD測試與HBM、MM、CDM測試模型主要有三個方面的區(qū)別：一是使芯片與其相關(guān)的終端設(shè)備作為整體進(jìn)行測試，二是在帶電工作狀態(tài)下進(jìn)行測試，三是通過接觸和非接觸兩種方式進(jìn)行觸發(fā)電壓測試。

　　以下是2kV HBM、200V MM和1kV CDM模式的放電波形比較。雖然HBM的電壓2kV比MM的電壓200V大，但是200V MM的放電電流卻比2kV HBM的放電電流要大很多，因此，機(jī)器放電模式對IC的破壞力更大。1kV CDM模式的電流最大，放電時間最短(圖1)。

圖1：HBM、MM、CDM模式波形比較。

　　目前，ESD測試主要關(guān)注HBM模式。在電信卡第三方測試、銀 行卡第三方檢測機(jī)構(gòu)的測試過程中，也都采用了電子qiang進(jìn)行ESD測試。電子qiang的測試主要采用SCHAFFNER公司的NSG 435型號的電子qiang測試。但此設(shè)備主要用于系統(tǒng)級ESD測試，主流的ESD HBM在測試機(jī)構(gòu)主要采用KEYTEK ZAPMASTER設(shè)備。這兩者測試的波形會有不同。一般情況下，電子qiang測試的ESD的電流會更大一些，因此，這將造成兩種測試結(jié)果會有所不同。有的芯片可能會出現(xiàn)在ZAPMASTER設(shè)備下通過8000V測試，但通不過NSG電子qiang3000V的情況。

　　圖2是8kV系統(tǒng)級ESD和人體模式ESD的測試波形。系統(tǒng)級ESD主要遵循IEC61000標(biāo)準(zhǔn)，人體模式主要采用美軍標(biāo)MIL-STD883標(biāo)準(zhǔn)。

圖2：系統(tǒng)級ESD和器件級ESD的比較。

　　ESD設(shè)計(jì)保護(hù)電路設(shè)計(jì)

　　SIM芯片工藝也在不斷改進(jìn)。CMOS的電路尺寸不斷縮小，柵氧厚度越來越薄，MOS管能承受的電流和電壓越來越小，從而工藝集成度越高降低ESD性能。但是，芯片面積和價格將成為各廠商競爭的焦點(diǎn)，其設(shè)計(jì)一般考慮性能和面積的平衡。SIM的觸點(diǎn)說明見圖3和表1。

圖3：智能卡典型封裝管腳圖。

表1：智能卡典型封裝管腳列表。

　　ESD保護(hù)原理

　　ESD 保護(hù)電路設(shè)計(jì)的目的是提供瞬間大電流的快速泄放通路，以避免工作電路成為ESD放電通路而遭到損害。為了保證各個管腳都具有ESD保護(hù)能力，每個管腳都要設(shè)計(jì)ESD保護(hù)電路。電源腳、輸入腳和輸出腳因其功能不同，ESD保護(hù)電路也不盡相同。在電路正常工作時，抗靜電結(jié)構(gòu)是不工作的;在保護(hù)電路時，抗靜電結(jié)構(gòu)自身不能被損壞，并防止靜電結(jié)構(gòu)發(fā)生閂鎖。

　　ESD設(shè)計(jì)架構(gòu)和改進(jìn)

　　ESD保護(hù)電路主要在SIM的三個 PAD(RST、CLK、IO)內(nèi)部(圖4)。PAD內(nèi)部的ESD通路主要由連接到電源的PMOS和連接到地的NMOS兩個通道形成。二極管形成電源和地之間的保護(hù)器件。由于ESD放電的路徑可能發(fā)生在任何兩個PAD之間，如果PAD與電源之間正向放電，那么在PAD與電源之間以及電源與地之間的保護(hù)電路的性能對于抗ESD能力將起到?jīng)Q定性作用——不僅要泄放電源與地之間的ESD電流，還要在PAD之間形成ESD泄放的通路。其工作原理是：當(dāng)電源對地有一負(fù)向ESD脈沖時，此二極管正向?qū)ㄐ狗臙SD電流;當(dāng)電源相對地有一正向ESD脈沖時，二極管反向工作，在擊穿電壓附件將電壓鉗制在一定的電位，并泄放過量的ESD電流。

圖4：典型的ESD保護(hù)電路。

　　目前在市場上存在各種各樣的不規(guī)范的讀卡器、山寨機(jī)和終端設(shè)備，這些終端的上電時序不符合7816的規(guī)范。這可能會對這種結(jié)構(gòu)的SIM芯片帶來一些威脅。曾在某移動代理機(jī)構(gòu)發(fā)現(xiàn)的一種不標(biāo)準(zhǔn)的讀卡器仍然使用C6的VPP管腳。該管腳具有3.8V電壓，在插入或拔卡的過程中，卡片的VCC腳會接觸到激卡器的C5 腳(GND)。同時，卡片的RST會先接觸到讀卡器的C6腳，這樣就會在VCC和RST之間瞬間形成反向電壓——這個電壓足以使PMOS打開并形成一個大電流，而有可能導(dǎo)致金絲燒斷或芯片損傷。因此，對上述結(jié)構(gòu)進(jìn)行更改，刪除PMOS與PAD之間的ESD放電通路(ESD放電NMOS是主要的ESD放電通道)(圖5)。當(dāng)VDD接地時，該輸入PAD電壓會先經(jīng)過至GND的ESD防護(hù)電路，沿GND電源流向VCC與GND之間的ESD防護(hù)電路，最后經(jīng)VCC 流出IC。

圖5：改進(jìn)后的ESD保護(hù)架構(gòu)。

　　此外，在設(shè)計(jì)SIM ESD電路時需遵循一定的排布規(guī)則。在進(jìn)行PAD排布時，各輸入PAD應(yīng)盡可能地并列排放，與電源和地的距離應(yīng)盡可能地短，為ESD提供有效的快速放電回路。因此，在SIM外封的5個主要PAD中，RST、CLK和IO的位置應(yīng)盡可能地與VCC和GND放置較近——放電路徑越短，放電速度越快。電源和地的走線應(yīng)盡可能寬，以減小走線的電阻。為了增加ESD的保護(hù)性能，可以建立二級ESD保護(hù)電路，保護(hù)輸入、輸出信號;可以在電源和地間加Power Clamp(ESD放電通道)，增強(qiáng)電源和地間的泄防能力。

　　最后，提醒一下在ESD在版圖中的設(shè)計(jì)要求。在工藝中，LDD(輕摻雜漏)技術(shù)、silicide(硅化物)技術(shù)和polycide(多硅結(jié)構(gòu))技術(shù)提高了CMOS的性能，但是降低了抵御ESD的能力。在版圖設(shè)計(jì)時，對 MOS漏極進(jìn)行加寬處理，其目的是增加漏極電阻，迫使ESD電流到來時可以引流到其它的ESD保護(hù)管中去，分散單個ESD管子的通過電流量以達(dá)到保護(hù)作用。同時，對于ESD管子采取添加阻擋層RPO，來阻擋部分的silicide和polycide。加大柵漏極的寄生電阻，ESD大電流通過后不會因過熱而燒壞管子，從而達(dá)到保護(hù)管子的目的。

　　作者：金雁、提敏誠（上海華虹集成電路有限責(zé)任公司）